

Laboratorio No.1 Diseño de sistemas digitales

Jose Manuel Londoño Castaño

Juan José Gómez Castaño

Universidad de Antioquia

Arquitectura de computadores y laboratorio

Fredy Alexander Rivera Vélez

El Carmen de Viboral Antioquia

27/04/2025

Resumen:

En el informe se describe el diseño y la implementación de un reloj digital síncrono utilizando flip-flops tipo T y contadores BCD construidos manualmente en la herramienta Logisim Evolution. El sistema permite el conteo de segundos, minutos y horas en formato de 24 horas (00:00:00 a 23:59:59), y se implementó un reset automático y manual. Además, se implementó una alarma lógica que se activa al alcanzar una hora programada mediante puertas lógicas combinacionales, sin el uso de comparadores dedicados. Se presentan los diagramas de estados, las tablas de verdad, las funciones lógicas minimizadas y los esquemáticos correspondientes a cada módulo.

Palabras clave: Reloj digital, circuitos secuenciales, flip-flop tipo T, contador BCD, Logisim Evolution, alarma combinacional.

Abstract:

This report describes the design and implementation of a synchronous digital clock using T-type flip-flops and manually constructed BCD counters in the Logisim Evolution tool. The system allows the counting of seconds, minutes, and hours in a 24-hour format (00:00:00 to 23:59:59), and includes both automatic and manual reset functionalities. Additionally, a logical alarm was implemented that activates when a programmed time is reached, using combinational logic gates without the use of dedicated comparators. State diagrams, truth tables, minimized logical functions, and schematics for each module are presented.

Keywords: Digital clock, sequential circuits, T-type flip-flop, BCD counter, Logisim Evolution, combinational alarm.

Tabla de contenido

1. Introducción……**1**

2. Decisiones de Diseño……**1**

3. Componentes fundamentales……**3**

3.1. Flip-Flop tipo T……**3**

3.1.1. Tabla de excitación……**3**

3.1.2. Ecuación característica……**3**

3.1.3. Esquema en logisim-evolution……**4**

4. Componentes del sistema……**4**

4.1. Contador de 0 a 9……**4**

4.1.1. Diagrama de estados……**4**

4.1.2. Tablas de estados y excitación……**5**

4.1.3. Mapas de Karnaugh y funciones minimizadas ……**5**

4.1.4. Esquema en logisim-evolution……**6**

4.2. Contador de 0 a 5……**6**

4.2.1. Diagrama de estados……**6**

4.2.2. Tablas de estados y excitación……**7**

4.2.3. Mapas de Karnaugh y funciones minimizadas……**7**

4.2.4. Esquema en logisim-evolution……**8**

4.3. Contador de 0 a 2……**8**

4.3.1. Diagrama de estados……**8**

4.3.2. Tablas de estados y excitación……**9**

4.3.3. Mapas de Karnaugh y funciones minimizadas ……..…….**9**

4.3.4. Esquema en logisim-evolution……...……..…….**9**

4.4. Carry Out ……..……10

4.4.1. Esquema en logisim-evolution……...……..…….10

4.5. Decodificador de 7 segmentos (BCD)……..**11**

4.5.1. Tablas de verdad……...….**11**

4.5.2. Mapas de Karnaugh y funciones minimizadas ……**11**

4.5.3. Esquema en logisim-evolution……...……..…….**12**

4.6. Lógica del reset 24hrs……...…**12**

4.6.1. Tabla de verdad……**13**

4.6.2. Ecuación……**13**

4.6.3. Esquema en logisim-evolution……...……..…….**13**

4.7. Implementación de alarma……...**14**

4.7.1. Comparación de señales……**14**

4.7.2. Detección de coincidencia……..**14**

4.7.3. Activación de alarma…….……**15**

4.7.4. Esquema en logisim-evolution……...……..……..**16**

5. Simulación del sistema completo……..…**17**

6. Observaciones……**17**

7. Análisis de resultados y conclusiones……...**18**

8. Video explicativo……**19**

1. Introducción

El diseño de sistemas digitales secuenciales es una base esencial en la construcción de dispositivos electrónicos dedicados a tareas de medición, control y procesamiento de información. En este trabajo se desarrolla un reloj digital síncrono capaz de llevar la cuenta del tiempo en formato de 24 horas (00:00:00 a 23:59:59), haciendo uso de flip-flops tipo T, contadores construidos manualmente y decodificadores de siete segmentos BCD, todo implementado mediante la herramienta de simulación Logisim Evolution.

El sistema implementado realiza el conteo de segundos, minutos y horas de manera precisa, incorporando mecanismos de reseteo automático (al completar el ciclo diario), y de reseteo manual. Además, se integró una función de alarma programable, diseñada a partir de compuertas lógicas combinacionales, la cual se activa de forma automática cuando el reloj alcanza una hora predeterminada, evitando el uso de comparadores dedicados, haciendo uso de una arquitectura basada en lógica combinacional.

A lo largo de este informe se presentan los diagramas de estados correspondientes a cada módulo, las tablas de verdad utilizadas en su diseño, las funciones lógicas minimizadas aplicadas para optimizar los circuitos, y los esquemas finales construidos en Logisim Evolution.

Este trabajo no solo busca cumplir con los objetivos funcionales del reloj digital, sino también reforzar el entendimiento práctico de los principios de diseño digital y la optimización lógica en sistemas secuenciales

2. Decisiones de diseño

Uso de LEDs sincronizados al clock principal: Se decidió implementar una serie de LEDs conectados directamente a la señal de reloj principal (clk) con el propósito de simular visualmente la actividad de los segundos. Además, estos LEDs cumplen la función estética y funcional de separar visualmente las secciones de horas, minutos y segundos en el diseño del reloj.

Reutilización de un único decodificador BCD a 7 segmentos: En lugar de crear un decodificador exclusivo para cada unidad o decena de cada display, se optó por reutilizar un único decodificador para todos los módulos. Para resolver el problema de los contadores que no completan los 4 bits requeridos (por ejemplo, el contador de 0 a 2), se diseñaron salidas auxiliares conectadas a una constante lógica ‘1’ y luego a una compuerta NOT, generando así un ‘0’ fijo. Esto evita interferencias con los datos válidos enviados al decodificador, asegurando su funcionamiento correcto.

Implementación de lógica de reset para las 24 horas: Aunque era posible construir un contador exclusivo que llegue hasta las 24 horas, se prefirió reutilizar los contadores existentes para simplificar el diseño y optimizar recursos. Para ello, se desarrolló una lógica adicional que detecta específicamente la hora 24:00 (decenas = 2, unidades = 4) y activa una señal de reset que reinicia el conteo, manteniendo así el formato de 24 horas en el reloj digital.

Mejora estética del sistema de visualización: Por defecto, los displays en Logisim poseen fondo blanco, sin embargo, se optó por cambiar su color de fondo a negro. Esta modificación fue tomada con fines estéticos, ya que proporciona una apariencia más realista y profesional al proyecto, similar a la de un reloj digital comercial.

Duración extendida de la señal de alarma: La lógica de la alarma fue diseñada para que la salida permanezca activa durante un minuto completo, es decir, mientras la hora del reloj principal y la programada en la alarma coincidan exactamente. Esta decisión fue tomada porque una activación de un solo segundo o tres sería insuficiente para cumplir la función de notificación o alerta. Un minuto proporciona un margen de tiempo adecuado para captar la atención del usuario.

3. Componentes fundamentales

3.1 Flip-Flop tipo T

Un flip-flop tipo T (*toggle*) es un circuito secuencial básico que se utiliza principalmente para funciones de conteo y división de frecuencia en sistemas digitales. Su funcionamiento se basa en cambiar su estado de salida cada vez que recibe un pulso de reloj, siempre que la entrada T esté activa (T=1). Si T=0, el flip-flop mantiene su estado anterior.

El flip-flop T puede ser considerado como una variante del flip-flop tipo JK, configurado de manera que sus dos entradas (J y K) estén conectadas juntas. Esta simplificación permite que el dispositivo alterne su estado interno en cada ciclo de reloj activo, haciendo que su salida sea predecible y útil para la construcción de contadores síncronos.

3.1.1 Tabla de excitación

T	Estado actual Q	Estado siguiente Q^+
0	0	0
0	1	1
1	0	1
1	1	0


3.1.2 Ecuación característica

$$Q^+ = T \oplus Q$$

Donde:

- Q^+ es el estado siguiente.
- Q es el estado actual.
- T es la entrada de control.
- $\oplus$ representa la operación XOR.

3.1.3 Esquema en logisim-evolution



4. Componentes del sistema


4.1 Contador de 0 a 9

2^n = Cantidad de estados

n = Número de Flip-Flops.

Para este contador son necesarios 4 Flip-flops tipo T.

4.1.1 Diagrama de estados



Para saber la cantidad de Flip-Flops debemos saber el número de estados; en nuestro caso son 10, por lo tanto, $2^n = 2^4 = 16$, y 16 cubre los 10 estados, y se omiten los 6 estados sobrantes, entonces el número de $n(Flip\text{-}Flops) = 4$.

4.1.2 Tablas de estados y excitación

N	Q3	Q2	Q1	Q0	N^+	$Q3^+$	$Q2^+$	$Q1^+$	$Q0^+$	FF3	FF2	FF1	FF0
0	0	0	0	0	1	0	0	0	1	0	0	0	1
1	0	0	0	1	2	0	0	1	0	0	0	1	1
2	0	0	1	0	3	0	0	1	1	0	0	0	1
3	0	0	1	1	4	0	1	0	0	0	1	1	1
4	0	1	0	0	5	0	1	0	1	0	0	0	1
5	0	1	0	1	6	0	1	1	0	0	0	1	1
6	0	1	1	0	7	0	1	1	1	0	0	0	1
7	0	1	1	1	8	1	0	0	0	1	1	1	1
8	1	0	0	0	9	1	0	0	1	0	0	0	1
9	1	0	0	1	0	0	0	0	0	1	0	0	1

ESTADO ACTUAL

ESTADO FUTURO

ENTRADAS Y TABLAS DE EXITACIÓN

4.4.2 Mapas de Karnaugh y Funciones minimizadas

Q1,Q0 Q3,Q2	OO	O1	11	1
OO	1	1	1	1
O1	1	1	1	1
11	X	X	X	X
10	1	1	X	X

T0 = 1

Q1,Q0 Q3,Q2	OO	O1	11	1
OO	0	1	1	0
O1	0	1	1	0
11	x	X	X	X
10	0	0	X	X

$T1 = Q_3´Q_0$


Q1,Q0 Q3,Q2	OO	O1	11	1
OO	0	0	1	0
O1	0	0	1	0
11	X	X	X	X
10	0	0	X	X

$T2 = Q_1 Q_0$

Q1,Q0 Q3,Q2	OO	O1	11	1
OO	0	0	0	0
O1	0	0	1	0
11	X	X	X	X
10	0	1	X	X

$T3 = Q_3 Q_0 + Q_2 Q_1 Q_0$

4.1.4 Esquema en logisim-evolution




4.2 Contador de 0 a 5

2^n = Cantidad de estados

n = Número de Flip-Flops.

Para este contador son necesarios 3 Flip-flops tipo T.

4.2.1 Diagrama de estados



Para saber la cantidad de Flip-Flops debemos saber el número de estados; en nuestro caso son 6, por lo tanto, $2^n = 2^3 = 8$, y 8 cubre los 6 estados, y se omiten los 3 estados sobrantes, entonces el número de *n(Flip-Flops) = 3*.

4.2.2 Tablas de estados y excitación

N	Q2	Q1	Q0	N^+	$Q2^+$	$Q1^+$	$Q0^+$	FF2	FF1	FF0
0	0	0	0	**1**	0	0	1	0	0	1
1	0	0	1	**2**	0	1	0	0	1	1
2	0	1	0	**3**	0	1	1	0	0	1
3	0	1	1	**4**	1	0	0	1	1	1
4	1	0	0	**5**	1	0	1	0	0	1
5	1	0	1	**0**	0	0	0	1	0	1

ESTADO ACTUAL

ESTADO FUTURO

ENTRADAS Y TABLAS DE EXITACIÓN

4.2.3 Mapas de Karnaugh y Funciones minimizadas

Q1,Q0 / Q2	OO	O1	11	10
0	1	1	1	1
1	1	1	x	x

T0 = 1


Q1,Q0 / Q2	OO	O1	11	10
0	0	1	1	0
1	0	0	x	x

$T1 = Q_2´Q_0$

Q1,Q0 / Q2	OO	O1	11	10
0	0	0	1	0
1	0	1	x	x

$T2 = Q_2´ Q_1 Q_0 + Q_2 Q_1´ Q_0$

4.2.4 Esquema en logisim-evolution




4.3 Contador de 0 a 2

2^n = Cantidad de estados

n = Número de Flip-Flops.

Para este contador son necesarios 2 Flip-flops tipo T.

4.3.1 Diagrama de estados



Para saber la cantidad de Flip-Flops debemos saber el número de estados; en nuestro caso son 3, por lo tanto, $2^n = 2^2 = 4$, y 4 cubre los 3 estados, y se omite el estado sobrante, entonces el número de *n(Flip-Flops) = 2*.

4.3.2 Tablas de estados y excitación

N	Q1	Q0	N^+	$Q1^+$	$Q0^+$	FF1	FF0
0	0	0	**1**	0	1	0	1
1	0	1	**2**	1	0	1	1
2	1	0	**0**	0	0	1	0

ESTADO ACTUAL

ESTADO FUTURO

ENTRADAS Y TABLAS DE EXITACIÓN

4.3.3 Mapas de Karnaugh y Funciones minimizadas


Q0 / Q1	O	1
0	1	1
1	0	x

T0 = $Q_1´Q_0$

Q0 / Q1	0	1
0	0	1
1	1	x

T1 = $Q_1´ + Q_0$

4.3.4 Esquema en logisim-evolution



4.4 Carry Out

Propagación del Carry Out entre Contadores

En el diseño del reloj digital, se utilizó una lógica secuencial basada en contadores binarios para representar unidades y decenas de segundos, minutos y horas. Para garantizar el correcto funcionamiento secuencial del sistema, se implementó una conexión en cascada entre los contadores a través de la señal de Carry Out.


Cada contador tiene una salida denominada Carry Out que se activa cuando dicho contador alcanza su valor máximo y se reinicia. Esta salida cumple la función de actuar como un "pulso de avance" para el siguiente contador de mayor jerarquía. Por ejemplo:

El Carry Out del contador de unidades de segundos se conecta al clk del contador de decenas de segundos.

De la misma forma, el Carry Out de las decenas de segundos activa el clk de las unidades de minutos, y así sucesivamente.

Esta lógica permite que el sistema avance de manera sincronizada, simulando con precisión el comportamiento de un reloj real. De esta forma, cada vez que un contador completo llega a su límite (por ejemplo, de 0 a 9), genera un pulso que permite que el siguiente contador avance en uno. Gracias a este mecanismo, la cuenta del tiempo es precisa y progresiva.

4.4.1 Esquema en logisim-evolution



4.5 Decodificador de 7 segmentos (BCD)

4.5.1 Tablas de verdad

DIGITO	ENTRADAS				SALIDAS(7)						
	D	C	B	A	a	b	c	d	e	f	g
0		0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

4.5.2 Mapas de Karnaugh y Funciones minimizadas

SEGMENTO A

DC / BA	OO	O1	11	10
OO	1	0	X	1
O1	0	1	X	1
11	1	1	X	X
10	1	1	X	X

a = A´C´+AC+D+B

SEGMENTO B

DC / BA	OO	O1	11	10
OO	1	1	X	1
O1	1	0	X	1
11	1	1	X	X
10	1	0	X	X

b = A´B´+AB+C´

SEGMENTO C

DC / BA	OO	O1	11	10
OO	1	1	X	1
O1	1	1	X	1
11	1	1	X	X
10	0	1	X	X

c = B´+C+A

SEGMENTO D

DC / BA	OO	O1	11	10
OO	1	0	X	1
O1	0	1	X	1
11	1	0	X	X
10	1	1	X	X

d = AB´C+D+A´B+BC´+A´C´

SEGMENTO E

DC / BA	OO	O1	11	10
OO	1	0	x	1
O1	0	0	x	0
11	0	0	x	x
10	1	1	x	x

e = A´C´+A´B

SEGMENTO F

DC / BA	OO	O1	11	10
OO	1	1	x	1
O1	0	1	x	1
11	0	0	x	x
10	0	1	x	x


f = A´B´+A´C+B´C+D

SEGMENTO G

DC / BA	OO	O1	11	10
OO	0	1	x	1
O1	0	1	x	1
11	1	0	x	x
10	1	1	x	x

g = B´C+A´B+BC´+D

4.5.3 Esquema en logisim-evolution



4.6 Lógica del reset 24hrs

Para garantizar que el reloj digital funcione en formato de 24 horas, se diseñó una lógica de reinicio (reset) que se activa automáticamente cuando el reloj marca las 24:00. Para ello, se analiza el estado de las salidas de los contadores correspondientes a las decenas de horas y unidades de horas.

- La lógica se basa en que:
- Las decenas de horas deben estar en 2 → en binario: 1 0 (Q1 = 1, Q0 = 0)
- Las unidades de horas deben estar en 4 → en binario: 0 1 0 0 (Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 0)

Dado este patrón, se construye una tabla de verdad que refleja las condiciones necesarias para que se active el reset. La expresión lógica resultante que activa el reset al alcanzar exactamente las 24:00 es la siguiente:

4.6.1 Tabla de verdad

Q1	Q0	Q3U	Q2U	Q1U	QOU	RESET 24
1	0	0	1	0	0	1
X	X	X	X	X	X	0

Decenas horas

Unidades horas


Señal de reset

4.6.2 Ecuación

*Reset = Q1*Q0´*Q3U´*Q2U*Q1U´*QO´*

Esta ecuación fue implementada usando compuertas lógicas AND para asegurar que el sistema se reinicie correctamente al finalizar el conteo de las 24 horas, retornando a las 00:00.

4.6.3 Esquema en logisim-evolution



4.7 Implementación de alarma

Para implementar el sistema de alarma del reloj digital, se diseñó un circuito de comparación binaria entre la hora actual (generada por el reloj principal) y la hora programada de la alarma. La lógica se fundamenta en el uso de compuertas lógicas XOR y AND, evitando el uso de comparadores integrados, siguiendo los lineamientos del proyecto.

El principio de funcionamiento se basa en que, cuando dos señales binarias son iguales, su XOR resulta en 0, y cuando son diferentes, resulta en 1. Por lo tanto, para verificar si las horas y minutos programados coinciden con los del reloj principal, se comparan directamente los bits correspondientes utilizando compuertas XOR.

El circuito está estructurado de la siguiente manera:

4.7.1 Comparación de señales

Se utilizan cuatro compuertas XOR, cada una encargada de comparar las salidas binarias correspondientes de los siguientes bloques:

- Decenas de horas (reloj vs. alarma)
- Unidades de horas (reloj vs. alarma)
- Decenas de minutos (reloj vs. alarma)
- Unidades de minutos (reloj vs. alarma)

4.7.2 Detección de coincidencia


- Las salidas de las compuertas XOR serán 0 únicamente cuando los valores comparados sean idénticos.
- Para detectar coincidencia total, cada par de señales XOR se conecta a compuertas NOT para invertir la salida (pues XOR = 0 indica igualdad).
- Luego, se agrupan las comparaciones mediante compuertas AND:
- Un primer AND agrupa las dos comparaciones de horas.
- Un segundo AND agrupa las dos comparaciones de minutos.
- Finalmente, un tercer AND agrupa ambos resultados (horas y minutos).

4.7.3 Activación de la alarma


La salida final de esta cadena de compuertas AND es 1 únicamente cuando las cuatro comparaciones resultan en igualdad, es decir, cuando el reloj principal y la alarma muestran exactamente la misma hora.

Esta señal activa un LED, que simula la activación de la alarma.

Este método permite una implementación completamente lógica y digital, utilizando únicamente compuertas básicas. Además, garantiza una verificación precisa sin necesidad de componentes complejos, lo que hace que el diseño sea eficiente y fácil de analizar mediante tablas de verdad y simplificaciones booleanas.



Para la implementación del sistema de alarma, se diseñó un subcircuito independiente denominado *Alarma*, el cual reutiliza los mismos tipos de componentes utilizados en el reloj principal, particularmente los contadores binarios. Este subcircuito permite establecer manualmente la hora deseada para que la alarma se active.




Cada contador del subcircuito recibe dos señales principales:

- CLK (clock manual): permite incrementar el valor del contador de forma controlada mediante un pulsador, facilitando la configuración precisa de cada dígito (decenas y unidades de horas, decenas y unidades de minutos).
- RESET: reinicia los contadores a cero en caso de requerir una reprogramación de la alarma.

La salida de cada contador corresponde a una combinación binaria de 4 bits, que representa el valor decimal deseado para cada dígito del tiempo programado. Estas salidas se conectan directamente a sus respectivos decodificadores BCD a 7 segmentos, los cuales convierten la señal binaria en la representación visual adecuada. Finalmente, estas señales decodificadas son enviadas a los displays de 7 segmentos, permitiendo al usuario visualizar y verificar la hora programada para la alarma.

Este subcircuito se integra de manera paralela al reloj principal y es fundamental para que el sistema de comparación (implementado mediante compuertas lógicas) pueda detectar cuando ambos tiempos coinciden, activando así la señal de alarma.

4.7.4 Esquema en logisim-evolution



5 simulación del sistema completa

A continuación, se presenta una simulación en video del funcionamiento completo del reloj digital con sistema de alarma. En este video se muestra la operación del reloj principal, el proceso de configuración manual de la hora de la alarma y la activación de la señal de alarma cuando ambas horas coinciden también se muestra brevemente el funcionamiento de cada componente del sistema. Esta simulación permite validar el correcto diseño e integración de los subcomponentes del sistema:

https://www.youtube.com/watch?v=C1QJbwZlDqg&list=PLrGN7l0QK2mvRItoYN1Lw7o2j2cik36NV

Si quieres probar tu propia simulación del sistema o tener en tus manos este reloj digital descarga el siguiente archivo (recuerda ejecutarlo en el software de logisim-evolution):

https://drive.google.com/file/d/1poyI_h6aILaWuEjhzMI1XXb30qNyZSMc/view?usp=drive_link

6 Observaciones

- Se comprobó la importancia de realizar un análisis secuencial detallado para garantizar una implementación precisa del reloj digital. Este proceso permitió definir claramente los estados de cada componente y su comportamiento ante las señales de entrada.
- El uso de circuitos lógicos básicos para toda la implementación (sin componentes complejos como comparadores o multiplexores) favoreció una mejor comprensión de la lógica digital y reforzó habilidades de diseño a bajo nivel.
- La reutilización de subcircuitos y componentes permitió optimizar el diseño y mantener un orden lógico dentro del proyecto, evitando redundancias y mejorando la modularidad del sistema.
- La construcción del sistema en Logisim evidenció la importancia de planificar la estructura y la conexión de señales, ya que errores mínimos en las líneas de reloj, reset o carry out pueden causar fallos en cascada.
- Se observó que una programación correcta de la alarma, junto con una lógica de comparación adecuada, puede ser implementada eficazmente utilizando únicamente compuertas XOR y AND, lo que demuestra que sistemas aparentemente complejos pueden resolverse con fundamentos básicos bien aplicados.

- El análisis de casos límite como el reinicio al llegar a las 24 horas fue fundamental para garantizar la robustez del sistema. Esto refuerza la importancia de no solo validar los estados comunes, sino también las condiciones críticas.

7 Análisis de resultados y conclusiones

- Diseño lógico funcional:
  Se logró implementar exitosamente un reloj digital de 24 horas utilizando compuertas lógicas, flip-flops tipo T, contadores binarios y decodificadores BCD. La lógica de reset fue diseñada para reiniciar automáticamente al alcanzar las 24:00, asegurando un ciclo continuo y correcto de tiempo.
- Precisión y sincronización:
  La señal de reloj a 1 Hz permitió una actualización precisa de los segundos, lo cual facilitó la sincronización secuencial de minutos y horas sin errores en la transición de valores.
- Implementación de alarma eficiente:
  Se desarrolló un sistema de comparación lógica entre la hora del reloj y la hora programada para la alarma utilizando compuertas XOR y AND. Este diseño permite que la alarma se active únicamente cuando ambas coinciden exactamente en horas y minutos, garantizando precisión y funcionalidad.
- Modularidad del sistema:
  El uso de subcircuitos facilitó la organización, comprensión y depuración del diseño. Cada módulo del reloj (segundos, minutos, horas, alarma) fue construido de manera independiente y luego integrado en un sistema completo y funcional.
- Aplicación del conocimiento teórico:
  Este proyecto permitió aplicar de manera práctica los conceptos aprendidos sobre lógica combinacional y secuencial, reforzando la comprensión del funcionamiento interno de sistemas digitales como relojes, alarmas y contadores.
- Simulación y validación:
  Gracias a la simulación realizada en Logisim, se comprobó la funcionalidad del diseño antes de su implementación final. Esta herramienta fue clave para verificar el correcto funcionamiento de la lógica antes de pasar a un entorno físico.

8. Video explicativo

A continuación, se presenta un video para dar una explicación general del funcionamiento del circuito con todos sus componentes:

https://www.youtube.com/watch?v=EFTlMM4Th28&list=PLrGN7l0QK2mvDmdw9AFLpEggMzP-RArW